逻辑电平判别电路设计与实现（图）

ECL(EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路，如图2所示。

ecl电平接口电路 lcpecl电平ecl电平接口电路 lcpecl电平


ecl电平接口电路 lcpecl电平


ECL电路的特点是其基本门电路工作在非饱和状态，因此ECL又称为非饱和性逻辑。也正因为如此，ECL电路的优点是具有相当高的速度。这种电路的平均延迟时间可达几个ns数量级甚至更少。传统的ECL以VCC为零电压，VEE为-5.2 V电源，VOH=VCC-0.9 V=-0.9 V，VOL=VCC-1.7 V=-1.7 V，所以ECL电路的逻辑摆幅较小（仅约0.8 V）。当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。另外，ECL电路是由一个分对管和一对射随器组成的，所以输入阻抗大，输出阻抗小，驱动能力强，信号检测能力高，分输出，抗共模干扰能力强；但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以电路的功耗较大。

如果省掉ECL电路中的负电源，采用正电源的系统(+5 V)，可将VCC接到正电源而VEE接到零点。这样的电平通常被称为PECL（Positive Emitter Coupled Logic）。如果采用+3.3 V供电，则称为LVPECL。当然，此时高低电平的定义也是不同的。它的电路如图3、4所示。其中，输出射随器工作在正电源范围内，其电流始终存在。这样有利于提高开关速度，而且标准的输出负载是接50Ω至VCC-2 V的电平上。

在使用PECL 电路时要注意加电源去耦电路，以免受噪声的干扰。输出采用交流耦合还是直流耦合，对负载网络的形式将会提出不同的需求。直流耦合的接口电路有两种工作模式：其一，对应于近距离传送的情况，采用发送端加到地偏置电阻，接收端加端接电阻模式；其二，对应于较远距离传送的情况，采用接收端通过电阻对提供截止电平VTT 和50 Ω的匹配负载的模式。以上都有标准的工作模式可供参考，不必赘述。对于交流耦合的接口电路，也有一种标准工作模式，即发送端加到地偏置电阻，耦合电容靠近发送端放置，接收端通过电阻对提供共模电平VBB 和50 Ω的匹配负载的模式。

(P)ECL是高速领域内一种十分重要的逻辑电路，它的优良特性使它广泛应用于高速计算机、高速计数器、数字通信系统、雷达、测量仪器和频率合成器等方面。 1.3CML电平

CML电平是所有高速数据接口中简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。它的输出结构如图5所示。

CML 接口典型的输出电路是一个分对形式。该分对的集电极电阻为50 Ω，输出信号的高低电平切换是靠共发射极分对的开关控制的。分对的发射极到地的恒流源典型值为16 mA。定CML的输出负载为一个50 Ω上拉电阻，则单端CML输出信号的摆幅为VCC~VCC-0.4 V。在这种情况下，分输出信号摆幅为800 mV。信号摆幅较小，所以功耗很低，CML接口电平功耗低于ECL的1/2，而且它的分信号接口和 ECL、LVDS电平具有类似的特点。

CML到CML之间的连接分两种情况：当收发两端的器件使用相同的电源时，CML到CML可以采用直流耦合方式，不用加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合， 中间加耦合电容（注意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情况出现时，接收端分电压变小）。

但它也有些不足，即由于自身驱动能力有限，CML更适于芯片间较短距离的连接，而且CML接口实现方式不同用户间异较大，所以现有器件提供CML接口的数目还不是非常多。

2 各种逻辑电平之间的比较和互连转化

2.1各种逻辑电平之间的比较

这几种高速逻辑电平在目前都有应用，但它们在总线结构、功率消耗、传输速率、耦合方式等方面都各有特点。为了便于应用比较，现归纳以上三类电平各方面的特点，如表1所列。

2.2各种逻辑电平之间的互连

这三类电平在互连时，首先要考虑的就是它们的电平大小和电平摆幅各不一样，必须使输出电平经过中间的电阻转换网络后落在输入电平的有效范围内。各种电平的摆幅比较如图6所示。

其次，电阻网络要考虑到匹配问题。例如我们知道，当负载是50 Ω接到VCC-2 V 时，LVPECL 的输出性能是的，因此考虑的电阻网络应该与负载等效；LVDS 的输入分阻抗为100 Ω，或者每个单端到虚拟地为50 Ω，该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等，电阻值的选取还必须根据直流或交流耦合的不同情况作不同的选取。另外，电阻网络还必须与传输线匹配。

另一个问题是电阻网络需要在功耗和速度方面折中考虑：既允许电路在较高的速度下工作，又尽量不出现功耗过大。

下面以图7所示的LVPECL到LVDS的直流耦合连接为例，来说明以上所讨论的原则。

传输线阻抗匹配原则：

Z≈R1//(R2+R3)

根据LVPCEL输出性能：

降低LVPECL摆幅以适应LVDS的输入范围：Gain=R3/(R2+R3)

根据实际情况，选择满足以上约束条件的电阻值，例如当传输线特征阻抗为50 Ω时，可取R1=120 Ω，R2=58 Ω，R3=20 Ω即能完成互连。

由于LVDS 通常用作并联数据的传输，数据速率为155 Mbps、622 Mbps或1.25 Gbps；而CML 常用来做串行数据的传输，数据速率为2.5 Gbps或10 Gbps。一般情况下，在传输系统中没有CML和LVDS 的互连问题。

结语

本文粗浅地讨论了几种目前应用较多的高速电平技术。复杂高速的通信系统背板，大屏幕平板显示系统，海量数据的实时传输等等都需要采用新高速电平技术。随着的发展，新高速电平技术必将得到越来越广泛的应用。

(综合电子)

发射极耦合逻辑电路的介绍

发射极耦合逻辑电路（emitter coupled logic）是指以多个晶体管的发射极相互耦合加上射极跟随器组成的电路，简称ECL电路。其基本单元电路由提供“或”、“或非”逻辑功能的电流开关和完成电平位移与级联的射极跟随器两部分组成。逻辑功能的灵活性。使用ECL电路的互补输入输出，同相集电极的“点与”,跟随器输出的“线或”，以及多层逻辑门的“串联与”等，可以扩充电路的逻辑功能，节省电路功耗和元件数，为电路的逻辑设计和逻辑运用带来灵活性和方便性。ECL 电路的缺点是电路功耗大、电平阈值电压随温度而漂移等。

电路设计中常用的7个接口类型，你搞明白了几个

我们知道，在电路系统的各个子模块进行数据交换时可能会存在一些问题导致信号无常、高质量地“流通”，例如有时电路子模块各自的工作时序有偏(如CPU与外设)或者各自的信号类型不一致(如传感器检测光信号)等，这时我们应该考虑通过相应的接口方式来很好地处理这个问题。

ECL集成电路的特点有哪些

ECL集成电路的特点：

在正常工作状态下，ECL电路中的晶体管是工作于线性区或截止区的。因此，ECL集成电路被称为非饱和型。 ECL电路的逻辑摆幅较小（仅约0.8V，而TTL的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状 态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。从电路的逻辑功能来看，ECL集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。 ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻辑信号的缓冲作用。

请问ECL电平和MECL电平有什么区别

ECL电平即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路。

MECL是负电压驱动和输出的。

一般常用的电平是ECL PECL 和LVPECL ，他们的电平都是不一样的，不能直接驱动。至于MECL则是MOTOROLA的一种ECL电平规范。具体可到freescale(前MOTOROLA)去查询一下。

发射极耦合逻辑电路的ECL电路的实用

ECL电路主要用于构成超高速集成电路，如高速、大型、巨型计算机等。电路中,晶体管工作于非饱和区，Tb在共基极组态下工作。电路动式结构的加速作用，使共发射极的输入管实际工作在准共基极状态下。小的逻辑幅度等条件保证了电路的高速度。电流开关在60年代即已用于计算机，使计算机的性能大大提高。

ECL电平、LVDS电平、TTL电平分别是什么？

呵呵！

这些东西太专业！~

我和你讲讲都用在哪儿吧！

ECL速度快，不过功耗大，典型的应用就是现在的p4！ 不会在我的设计中出现的，我现在做嵌入式的芯片的设计，低功耗是一个重要的目标！

LVDS是一种低摆幅的分信号，电压低（速度自然快）现在的k8的Hyper transport还有现在的pci-e也就是典型的设计了！由于他是使用2根线传输一个信号，所有抗干扰能力强，速度快！

TTL就是老古董了，我们以前的74系列就是ttl的，以前的电路都是ttl的！