琪琪今天给分享分频器verilog的知识，其中也会对奇数分频器verilog进行解释，希望能解决你的问题，请看下面的文章阅读吧！

1、endcasemodule song(clk500khz,clk4hz,speaker);input clk500khz,clk4hz;output speaker;reg[11:0] divider,origin;wire carry;//可控分频器assign carry=(divuder==4095);always@(edge clk500khz)beginif(carry)divider=origin;divider=divider+1;//二分频整型always@(edge carry)beginspeaker=~speaker;//由音符索引查可控分频器预置值表always@(edge clk4hz)begincase(note)//分频比预置4'b0000:origin=16384;//休止4'b0001:origin=616;//低音14'b0010:origin=773;//低音24'b0011:origin=2;//低音34'b0100:origin=976;//低音44'b0110:origin=1197;//低音64'b0111:origin=1296;//低音74'b1000:origin=1372;//中音14'b1010:origin=1480;//中音34'rd_en=1;b1011:origin=1512;//中音44'b1101:origin=1622;//中音64'b1110:origin=1668;//中音74'b1111:origin=1690;//高音1//乐谱查找表always@(edge clk4hz)beginif(counter==63)counter=0;counter=counter+1;case(counter)0:note='b0011;//乐谱 低音31:note='b0011;//乐谱 低音32:note='b0011;//乐谱 低音33:note='b0011;//乐谱 低音34:note='b0101;//乐谱 低音56:note='b0110;//乐谱 低音67:note='b1000;//乐谱 中音18:note='b1000;//乐谱 中音19:note='1001b;//乐谱 中音2…………………………………………61:note='b0100;62:note='b0100;63:note='b0100;endmodule。

本文到这结束，希望上面文章对大家有所帮助。