大家好，今日小怡来为大家解答以上的问题。数字电子课程设计数字电子钟，数字电子技术课程设计数字钟很多人还不知道，现在让我们一起来看看吧！

《数字钟设计报告》数字电子技术课程设计《数字钟设计报告》数字电子技术课程设计


《数字钟设计报告》数字电子技术课程设计


《数字钟设计报告》数字电子技术课程设计


1、《数字钟设计报告》指导老师：姓名：学号：电子设计一、 引言大屏幕数字钟套件采用6位数字（二十四小时制）显示，格式为“时时：分分：秒秒”，电路板尺寸为330MM70MM，是以前大屏幕数字钟的改进版，解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易插坏LED的现象；解决了用户如果自己安装外壳时，电源和外接调时开关不方便安装的现象。

2、纯硬件电路，每个笔画由三个LED组成，频为-200PPM的石英晶体定时，走时精度高。

3、 工作电压：交流5V—9V，直流6V—10V。

4、二、电源接线图三、板外接线图四、 总体设计采用同步电路，总线结构，时钟信号分别加到各个模块，各个模块功能相对，主要功能集中在模块内部，模块功能较为，模块间连线简单，易于扩展，本次设计采用此方案。

5、秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。

6、控制模块有两部分，一为实现调整切换，二为实现显示切换。

7、现对本方案中的各个主要功能模块的接口定义如下：1. 60进制模块（电路图中模块名称为60count，下同。

8、）实现同步60进制计数，可调整电源 5v时钟信号输入 接1Hz的信号源进位输入 接秒的进位信号，实现秒功能时，接低电平。

9、进位输出 秒模块接分模块，分模块接时模块显示输出 接到显示总线，能闪烁调整使能端 入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，允许调整信号输入。

10、显示使能端 入0有效调整信号输入2. 24进制模块（24count）实现同步24进制计数，可调整电源，时钟信号 同上进位输入 接分的进位信号进位输出 秒模块接分模块，分模块接时模块显示输出 同上调整使能端，显示使能端，调整信号输入 同上4. 控制模块（fun，func）管理总线资源，对各个模块输出控制信号电源 5v VCC调整切换信号 接各个需要调整的模块调整信号 接到各个需要调整的模块显示切换信号 接到各个需要共享显示总线的模块控制信号输出 接到各个模块，有且只能有1个为0至此，本阶段就结束了。

11、在上面的接口定义中，也可以发现，各个模块的立性是很强的，这样的结构使得以后的扩展很容易。

12、五、电路图六、装好的成品晚上拍的照片：七、 心得体会经过长达两个星期的设计与思考，终完成了数字钟的设计。

13、其间遇到了许多问题，但后都一一得到解决。

本文到这结束，希望上面文章对大家有所帮助。