下拉电阻的作用 下拉电阻的定义

下拉电阻与分压电阻的区别

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下弱上拉和强上拉的说法不是很规范！几个因素：

1. 下拉电阻：下拉电阻通常用于数码电路中，作用是将信号引脚的电压拉向低电平（一般是地），以确保信号在断开或悬空时不会产生误判。典型的应用是在逻辑门的输入端或者开关的接线处添加下拉电阻，确保在未连接到高电平源时，输入端稳定保持低电平。

下拉电阻的作用 下拉电阻的定义

下拉电阻的作用 下拉电阻的定义

弱上拉和强上拉的区别

2、作用不同

上拉是指通过一个连接在IO口可电源之间的电阻将不确定或高电平驱动能力不够的电位控制在高电平。

上拉电阻越大，驱动能力越强，抗干扰能力越强，功耗也越大。在高速电路中，对信号上升沿有一定的抑制作用，需5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。要注意。

上拉电阻一般取值在1kΩ~10kΩ之间。

上拉电阻阻值小时，可称为强上拉，反之，称为弱上拉。

请问这个电阻是上拉还是下拉，作用是什么，谢谢

这个电阻连接端口和GND,也就是从口线连接到低电平，属于下拉，如果连接到高电平属于上拉，作用是匹配线路的终端电阻，降低端口为你解答：的由于电磁干扰引起的噪声的电压水平，防止其引起输入信号的跳变。

接总结来说，下拉电阻是用于将信号拉向低电平以确保信号稳定的电阻，而分压电阻是用于实现电压分压的电路中的电阻。地下拉了，保持零电平

通俗的说下什么是上拉和下拉电阻，为什么叫上拉下拉？是什么作用？

200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列

OC门电路内部输出端是悬空的，输出为“1”时实际就相当于把“输出对地开3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。关断开”，这样显得对地“悬空”了，但无法保证输出是高电平，因此需要外加电阻挂到高电平上，这个外加电阻就是上拉电阻、示意把输出电平往上拉到高电平。

对门电路的多余输入，可以并联，但不能一概“悬空”“接地”，因为这样会带来干扰或增加内耗。为确保该点电位符合要求，也可外加电阻，使输出为“0”，该电阻又称下拉电阻。

上拉电阻是什么意思

选上拉电阻时：

上拉电阻：顾名思义，就是电源电压通过一个电阻连接到信号上。

那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。

上拉电阻作用：1、增大驱动电流能力；2、使一个信号没有作用时固定在高电平，防止因为干扰导致信号拉低到低电平，从而损坏负载或者电路；3、芯片引脚内部是OC门电路，无法输出高电平，这个时候上拉电阻可以使芯片输出高电平；4、上拉电阻对于这个信号由一定的抗干扰左右。

C51单片机中 上拉电阻、下拉电阻的原理和作用？

一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。

呵呵

1c51单片机中的上拉电阻和p0口上电后是高电平，这是不容置疑的。

2p0口如果不通过上拉电阻的+5v电源，则很难为4个数码管提供较大工作的电流。

p0=ffh

p0=00h

则加在数码管的段形为低电平，显示段灭

可以看出由p0决定数码管各段的亮灭

以显示不同的字符

3如果不用p0，数码管各段直接由上拉电阻接+5v

的话，

就只能显示8888上拉电阻一般是一端接电源，

全亮了。

什么是上拉电阻，什么是下拉电阻？它们的作用是什么

下拉电阻和分压电阻是两个不同的概念。

下拉电阻一般是指一端接芯片管脚一端接地的电阻

如下图的两个Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中，上部的一个Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电路A的电平向低方向（地）拉；同样，图中，下部的一个Bias Resaitor 电阻因为是电源（正），因而叫做上拉电阻，意思是将电路A的电平向高方向（电源正）拉。当然，许多电路中上拉下拉电阻中间的那个12k是为了做NTC断线检测，区分电路故障用的，不然断线和电路故障VOUT输出都是电源电压电阻是没有的或者看不到的。我找来这个图是RS－485/RS－422总线上的，可以一下子认识上拉下拉的意思。但许多电路只有一个上拉或下拉电阻，而且实际中，还是上拉电阻的为多。

上拉下拉电阻的主要作用是在电路驱动器关闭时给线路（）以一个固定的电平。

1 在RS－485总线中，它们的主要作用就是在线路所有驱动器都释放总线时让所有的A－B端电压在200mV或200mV以上（不考虑极性）。不然，如果接收器输入端A和B间的电平低于±200mV（小于200mV)，接收器输出的逻辑电平将被当作所传输数据的末位而被接收起来，这样显然是极容易产生通讯错误的。

2 最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上，它和一个三极管的C极或MOS管的D极有一个电阻接到电源＋上是一样道理的。它的作用就是：当管子（晶体管或MOS管）输入关断电平时，C极或D极有一个高电平（空载时约等于电源电压）；当管子（晶体管或MOS管）输入导通电平时，C极或D极将与电源地（－）接通，因而有一个低电平。理想的应为0V，但因为管子有导通电阻，因而有一定的电压，不同的管子可能不一样，相同的管子也可能因参数异而小有别，即便是真正的金属接触的电源开关，也是有接触电阻/导通压降（虽然不同电流下压降不同）的；仅仅就导通而言，对于不同系列的集成电路来说，因为应用对象不同，导通后的输出电压有不同的规定，典型是TTL电平和CMOS电平的不同。这方面超过了本问题的内容，将日志里另外处理。

（转）

上拉电阻的作用是什么

上拉电阻的具体作用如下：

1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须使用上拉电阻，以提高输出的高电平值。

3、为增下拉电阻：下拉是从器件输出电流；拉电流；当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。

6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻和下拉电阻的区与原理

一、区别

1、含义不同

上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。

下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。

上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。

在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的。这时，通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用，它将取消上拉电阻所设置的高电平。通过这样，上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。

你好，这种情况下会造成电源短路。以上内容参考

请教下拉电阻的作用和电路原理详细情况 谢谢

2、VDD表示数字信号电源，VSS表示数字电源地 。

上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 上下拉电阻： 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 上拉电阻

2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻： 就是从电源高电平引出的电阻接到输出 1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。